Creonic DVB-S2X ワイドバンドLDPC/BCHデコーダはシリコン実証済みのソリューションです。色々な設定が可能で、最先端のFPGAで最大500MSymb/sのシンボルレートをサポートします。
● 利点
- サードパーティのDVB-S2X変調IPで検証済み。
- SOCシリコンで実証済み。
- 業界でも定評あるDVB-S2のデザインをベースにしたデサイン。
- Soft-Decisionデマッパー、ブロック・デインタリーバ、LDPCデコーダ、BCHデコーダ、デスクランブラを実装。
- 省電力・小規模のデザイン。
- 現場でのフレームトゥフレーム設定。
- 設計時設定により要求するスループットに最適なリソース利用を実現可能。
- LDPCデコーダのアーキテクチャは階層構造で統合が簡単。
- LDPCデコーダのイテレーション早期停止の基準を設け、大幅な省電力を実現。
- 現場でのACM/VCMモード選択によりLDPCデコードのイテレーション回数を設定し、スループットとエラー訂正性能のトレードオフを取ることが可能
- 統計データ収集 (エラーレート、平均イテレーション回数、信号ノイズ比 (SNR))。
- ASICとFPGA (Xilinx, Altera) で利用可能。
● 主な機能
- 信号ノイズ比は -3.3～19.7 dBの範囲。
- スループットは256-APSKでも最大500 MSymb/s。
● 特徴
- DVB-S2 およびDVB-S2Xに準拠
- BBFRAMEのデコードに対応。
- ACM, CCM, VCMをサポート
- SNRが-9 dBより小さい超低SNRモード (VLSNR) をサポート。
- ショートフレーム、ノーマルフレーム (16,200ビットと64,800ビット) をサポート
- QPSK, 8-PSK, 16-APSK, 32-APSK, 64-APSK, 128-APSK, 256-APSKをサポート
● アプリケーション
- 衛星通信
- 前方エラー訂正の需要が大きいアプリケーション
- 幅広いコードレートを必要とするアプリケーション(1/5から9/10)
● 納品物
- VHDLソースコードまたは合成済みネットリスト
- HDLシミュレーションモデル
- VHDL または SystemC のテストベンチ
- ビット精度Matlab/C/C++シミュレーションモデル
- ドキュメント
