TC7100は3GPP規格に対応した畳み込みターボ符号 (CTC) デコーダです。コアは自己完結型で外部メモリバンクを必要としません。デコード・スループットは典型値で40 Mbit/sです。コアはFPGAまたはASICにインプリメントできます。シリコン実証済みです。
● 機能的仕様
- トレリス終端用テールビットを持つ8ステート・二値ターボ符号
- ブロックサイズ: 範囲40~5114ビット、ビット粒度
- コードレート1/3
● 機能
- フレキシブルなパイプラインアーキテクチャ。FPGAとASICのアーキテクチャどちらにも対応。
- FPGAでは超高周波数プロファイル
- 浮動小数点に近いエラー訂正能力
- Max-Log-MAPアルゴリズムかLog-MAPアルゴリズムどちらか選択可能
- 繰り返し早期停止機能で平均繰り返し回数を削減
- ブロック長と繰り返し回数をその場で変更可能
- シングルFPGAコア (外部メモリ不要)。ザイリンクス、アルテラ、ラティスの主要なデバイスにインプリメント可能
- ASICコア: Verilog または VHDLのRTLコアを納品
- シリコン実証済み