UDPIP-1G (UDP/IP Hardware Protocol Stack)

● 概要

LAN、または、ポイント・ツー・ポイント接続を介した高速通信を可能にするUDP/IPハードウェア・プロトコル・スタックを実装しています。スタンドアロン動作向けに設計されたこのコアは、ホスト・プロセッサからUDP/IPカプセル化という負荷の高いタスクをオフロードし、シリコン・ファブリックの速度に応じて、プロセッサレスSoC設計においても最大1Gbpsまたは10Gbpsの速度でメディアストリーミングを実現します。

必要なネットワーク・パラメータ（ローカルIPアドレス、宛先IPアドレス、ゲートウェイIPアドレス、UDPポート、MACアドレスなど）すべてをランタイムでプログラムできるため、トラブルのないネットワーク動作が保証されます。このコアは、マルチ・アクセス・ネットワークに不可欠なアドレス解決プロトコル（ARP）と、ネットワーク接続テストに広く使用されるインターネット制御メッセージ・プロトコル（ICMP）のエコー要求/応答メッセージ（「ping」）を実装しています。静的IPアドレスを使用することも、動的ホスト構成サーバー（DHCP）サーバーからIPアドレスを自動的に要求して取得することもできます。さらに、このコアは801.1Qタギングをサポートしており、仮想LANでの動作に適しています。

このコアは、ホスト・プロセッサの有無にかかわらず、システムに容易に統合できます。パケット・データは、専用のAMBA® AXI4-streamまたはAvalon®-STインターフェースを介してコアに読み書きでき、レジスタはAXI4-Lite、AHB、またはAvalon-MMスレーブ・インターフェースを介してアクセスできます。ご要望に応じて、他のインターフェースプロトコルへのブリッジも提供可能です。このコアはイーサネットMACに依存しませんが、Altera、Xilinx、またはその他のサードパーティ製eMACコアと事前に統合された状態で提供することもできます。

機能説明

UDPIP-1Gコアは、UDPパケットデータの送受信を行い、イーサネットMACからアプリケーションへ、またその逆方向へのトラフィック転送を行います。さらに、ARP要求と応答の送受信、およびICMPエコー応答メッセージへの応答も行います。コアは、送信パケットと受信パケットのUDPおよびIPチェックサムをそれぞれ生成および検証します。破損したパケットを破棄するか、ユーザ・アプリケーションへ転送するようにプログラムすることも可能です。

コアは以下のモジュールで構成されています。

イーサネット・フレーム・デコーダは、外部イーサネットMACからイーサネットフレームを受信し、フレームタイプを検出して、フレームをARPまたはIPパケットデコーダに送信します。イーサネット・フレーム・トランスミッタは、外部イーサネットMACインターフェースを提供します。トランスミッタは、コア・サブシステムからのARPおよびIP送信パケットを多重化します。

VLANレシーバは、外部イーサネットMACからイーサネット・フレームを受信し、有効化されている場合は、VLANタグを検出して比較し、フレームを正しいVLANタグにフィルタリングします。VLANトランスミッタは、イーサネットフレームトランスミッタからイーサネットフレームを受信し、有効化されている場合は、フレームにVLANタグを追加します。

パケット受信モジュールはIPパケットを受信し、パケット・タイプに応じて処理します。パケット・デコーダはIPパケットを受信し、復号化されたパケットは受信パケット・バッファに格納され、その後ユーザ・アプリケーションに渡されます。受信パケット・バッファは、UDPアプリケーション・データとその他のデータを個別に格納し、そのサイズは合成時に設定可能です。

パケット送信モジュールはUDPパケットとICMPパケットを組み立てます。UDPアプリケーション・データとICMPパケットデータは送信バッファに格納され、そのサイズは合成時に設定可能です。

ARPモジュールはARPパケットを送受信し、パケット内のコマンドに従って処理します。DHCPモジュールはDHCPサーバーからIPアドレスを自動的に要求し、取得します。

UDPチャネル・デマルチプレクサはUDPパケットを受信し、復号化されたUDPチャネル番号に従ってデマルチプレクスします。UDPチャネル・マルチプレクサはユーザーアプリケーションからUDPパケットチャネルを受信し、パケット送信モジュールに多重化します。

最後に、制御レジスタとステータス・レジスタはコア機能を制御し、コアの状態を報告します。

完全なUDP/IPハードウェアスタック

• 31.25MHzクロックの10/100/1000Mbpsイーサネット
• 312.5MHzクロックの10Gbpsイーサネット
• パケットフラグメンテーションなしのIPv4サポート
• ジャンボフレームとスーパージャンボフレーム
• 送受信
• キャッシュ付きARP
• ICMP（Ping応答）
• IGMPv3（マルチキャスト）
• UDP/IPユニキャストとマルチキャスト
• UDPポートフィルタリング
• UDP/IPチェックサムの生成と検証、およびオプションのイーサネットCRC検証
• VLAN（IEEE 802.1Q）サポート
• 1～32個のUDP送信チャネルと1～32個のUDP受信チャネル
• 非UDPユーザー提供パケットのイーサネットフレーミング処理
• オプションのDHCPクライアント

トラブルフリーな動作

• 実行時にプログラム可能なネットワークパラメータ
  • ローカルMACアドレス、ローカルIPアドレス、ゲートウェイIPアドレス、およびIPサブネットマスク
  • チャネルごと：宛先IPアドレス、送信元IPアドレス宛先UDPポート、マルチキャストの有効/無効、受信グループに対応
• 動的IP割り当てネットワークでの動作に対応するARPサポート

容易なSoC統合

• 柔軟なインターフェース：
  • パケットデータ：32ビットストリーミング対応Avalon-STまたはAXI4-Stream（オプションでメモリマップドへのブリッジ接続も可能）
  • 制御/ステータスレジスタ：汎用32ビットSRAMライク、またはオプションで32ビットAHB、AXI、Avalon-MM、Wishboneに対応
• パケット処理と制御/ステータスインターフェース用に独立したクロックドメイン
• 設定可能なバッファサイズ
• システムイベントに対応する豊富な割り込みサポート
• オプションでIntel、AMD、またはその他のサードパーティ製eMACコアとのプリインテグレーションも利用可能