最先端の半導体ソリューションで新たなマーケット・ニーズを切り拓きます。

CAST社 TSN Ethernet Switch (TSN-SW)

Spinnaker_partner_logo_file_name-20180410144226924

TSN-SW (TSN Ethernet Switch)

 

 

 概要

TSN-SWは、非常に柔軟で低遅延のマルチポートTSNイーサネット・スイッチを実装します。 IEEE 802.1Q-2018標準に準拠したイーサネット・ブリッジングをサポートし、必須のTSNタイミング同期とトラフィック・シェーピング・プロトコルを実装します。

  • IEEE 802.1として
  • 802.1Qavと802.1Qbv
  • 802.1Qbuおよび802.1br
  • オプションで 802.1Qciおよび802.1CB

構成可能なポート数を備えたレイヤ2スイッチは、ワイヤスピードのカットスルー モードで動作し、サブマイクロ秒のポート間遅延を提供できます。したがって、コアは、要求の厳しいリアルタイム要件を持つアプリケーションに適しています。

TSN-SWは、さまざまな使用シナリオで効率的に動作し、高度な設定が可能です。ユーザーは、コアの制御レジスタを介して主要な要素を構成できます。

  • VLANプライオリティ・レベルのTSNトラフィック・クラスへのマッピング
  • トラフィック・スケジューリングとプリエンプション・パラメータ
  • 特別なフレーム (つまり、ブロードキャスト、不明、および内部)の処理
  • フレーム転送とフィルタリングに使用されるVLAN IDおよびMACルックアップ・テーブル

ホスト・システムは、個々のポートの動作モードをカットスルーからストア・アンド・フォワードに切り替えることもできます。これにより、遅延が増加する代わりに、不良フレームの伝播を排除できます。それ以外の場合、コアは自律的に動作し、正確な時刻同期のために実行時にソフトウェアの支援のみを必要とします。軽量のptp/802.1ASソフトウェア・スタックには、その目的のためのコアが付属しています。

TSN-SWは、標準のAMBA®インターフェイスを使用して統合を容易にします。その制御レジスタとステータス レジスタには、32 ビット幅のAPBバスを介してアクセスでき、パケット データは、32 ビット データ・バスを備えたAXI-Streamingインターフェイスを介してホスト・システムと交換できます。

TSN-SWは業界のベスト・プラクティスに基づいて設計されており、合成可能な RTL (Verilog 2001) ソース コードまたはターゲット FPGA ネットリストとして入手できます。納品物には、サンプルの合成およびシミュレーション・スクリプト、テストベンチ、包括的なドキュメントなど、実装を成功させるために必要な情報が含まれています。

 

 低遅延で柔軟なイーサネット・スイッチ

  • 構成可能な数の全二重イーサネット ポートと 1 つの内部ポート
    • デフォルト設定では 4 つのイーサネット ポートを使用
  • レイヤ 2、ワイヤ スピードでのカットスルー スイッチング
    • ストア アンド フォワード モードは、実行時にポートごとに有効にすることもできます。
  • サブマイクロ秒のポート間遅延、カットスルー モード 10/100/1000 Mbps イーサネット速度 (要求に応じて 2.5/10+ Gbps)
  • 802.1Q-2018 タグ付き VLAN のサポート
  • ポートベースのVLAN
  • 構成可能な VLAN-PCP から TSN-queue へのマッピング (PCP による QoS)
  • 柔軟な VLAN および MAC 転送とフィルタリング
  • 動的および静的エントリ用の構成可能な VLAN-ID および MAC ルックアップ テーブル
  • 自動エイジングテーブル
  • タグなしポートのサポート

 TSN機能

  • IEEE 802.1as に対応 (軽量ソフトウェア スタックが利用可能)
  • 8 つの TSN キューを使用した IEEE 802.1Qav および IEEE 802.1Qbv ごとのトラフィック シェーピング
  • IEEE 802.1Qbu および IEEE 802.3br ごとのフレーム プリエンプション
  • IEEE 802.1Qci に基づく冗長性のためのフレーム複製および除去
  • IEEE 802.1CB ごとのストリームごとのフィルタリングおよびポリシング (PSFP)

 簡単なシステム統合

  • AMBA™/AXI4 SoC インターフェイス
    • 32 ビット APB コントロール/ステータス インターフェイス
    • パケット データ用の 32 ビット AXI4-Stream
  • ポートごとの MII、GMII または RGMII、および MDIO イーサネット PHY インターフェイス
  • 初期化と操作には最小限のホスト支援が必要
  • オプションでインスタンス化されたカウンターを介して幅広い統計を提供します
  • 軽量の PTP スタック サンプル アプリケーション ソフトウェアを含む、インテルおよびザイリンクス FPGA ボード用の完全なリファレンス デザイン

 

 リンク先

TSN-SW | TSN Ethernet Switch IP Core (cast-inc.com)