TSN-SW (TSN Ethernet Switch)
● 概要
TSN-SWは、非常に柔軟で低遅延のマルチポートTSNイーサネット・スイッチを実装します。 IEEE 802.1Q-2018標準に準拠したイーサネット・ブリッジングをサポートし、必須のTSNタイミング同期とトラフィック・シェーピング・プロトコルを実装します。IEEE 802.1Q-2018 標準に準拠したイーサネット・ブリッジングをサポートし、必須の TSN タイミング同期およびトラフィック シェーピング プロトコル (つまり、IEEE 802.1AS-2020、802.1Qav、802.1Qbv、および 802.1Qbu、802.1br) を実装します。信頼性 (IEEE 802.1CB)のフレーム・レプリケーションおよび除去、および、ストリームごとのフィルタリングとポリシング (IEEE 802.1Qci) 用のオプションのハードウェア モジュールを使用して、強化された信頼性機能もサポートできます。
- IEEE 802.1として
- 802.1Qavと802.1Qbv
- 802.1Qbuおよび802.1br
- オプションで 802.1Qciおよび802.1CB
設定可能な数のポート数を備えたレイヤ2スイッチは、ワイヤスピードのカットスルー モードで動作し、サブマイクロ秒のポート間遅延を提供できます。したがって、コアは、要求の厳しいリアルタイム要件を持つアプリケーションに適しています。
TSN-SWは、さまざまな使用シナリオで効率的に動作し、高度な設定が可能です。ユーザーは、コアの制御レジスタを介して主要な要素を構成できます。
- VLANプライオリティ・レベルのTSNトラフィック・クラスへのマッピング
- トラフィック・スケジューリングとプリエンプション・パラメータ
- 特別なフレーム (つまり、ブロードキャスト、不明、および内部)の処理
- フレーム転送とフィルタリングに使用されるVLAN IDおよびMACルックアップ・テーブル
ホスト・システムは、個々のポートの動作モードをカットスルーからストア・アンド・フォワードに切り替えることもできます。これにより、遅延が増加する代わりに、不良フレームの伝播を排除できます。それ以外の場合、コアは自律的に動作し、正確な時刻同期のために実行時にソフトウェアの支援のみを必要とします。軽量のptp/802.1ASソフトウェア・スタックが、その目的のためにコアに付属しています。
TSN-SWは、標準のAMBA®インターフェイスを使用して統合を容易にします。その制御レジスタとステータス レジスタには、32 ビット幅のAPBバスを介してアクセスでき、パケット データは、32 ビット データ・バスを備えたAXI-Streamingインターフェイスを介してホスト・システムと交換できます。顧客アプリケーションの実装をさらに迅速かつ容易にするために、CAST社は、IEEE 802.1Qcc、IEEE 802.1Qca、SNMP などの上位層プロトコルをサポートするソフトウェア・スタックと、ハードウェア統合およびソフトウェア・ポーティング・サービスを提供しています。
TSN-SWは業界のベスト・プラクティスに基づいて設計されており、合成可能な RTL (Verilog 2001) ソース コードまたはターゲット FPGA ネットリストとして入手できます。納品物には、サンプルの合成およびシミュレーション・スクリプト、テストベンチ、包括的なドキュメントなど、実装を成功させるために必要な情報が含まれています。
● 低遅延で柔軟なイーサネット・スイッチ
- ３～１５で構成可能な数の全二重イーサネット ポートと 1 つの内部ポート
- 要求に応じて15以上のイーサネット・ポートにも対応可能
- レイヤ 2、ワイヤ スピードでのカットスルー スイッチング
- ストア アンド フォワード モードは、実行時にポートごとに有効にすることもできます。
- サブマイクロ秒のポート間遅延、カットスルー モード 10/100/1000 Mbps イーサネット速度 (要求に応じて 2.5/10+ Gbps)
- 802.1Q-2018 タグ付き VLAN のサポート
- ポートベースのVLAN
- 構成可能な VLAN-PCP から TSN-queue へのマッピング (PCP による QoS)
- 柔軟な VLAN および MAC 転送とフィルタリング
- 動的および静的エントリ用の構成可能な VLAN-ID および MAC ルックアップ テーブル
- 自動エイジングテーブル
- タグなしポートのサポート
● TSN機能
- IEEE 802.1as-2020 に対応 (軽量ソフトウェア/スタックが必要)
- 8 つの TSN キューを使用した IEEE 802.1Qav と IEEE 802.1Qbv に基づくトラフィック シェーピング
- IEEE 802.1Qbu と IEEE 802.3br に基づくフレーム プリエンプション
- IEEE 802.1Qci に基づく冗長性のためのフレーム複製および除去
- IEEE 802.1CBに基づいたフレーム複製と削除、IEEE 802.1Qci （オプションのハードウエア実装）に基づくｽトリーム・フィルタリングおよびポリシング
- IEEE 802.1Qcaに基づいたパス制御と保持、IEEE 802.1Qcc （オプションのソフトウエア実装）に基づくｽトリーム保持プロトコルの拡張
● 簡単なシステム統合
- AMBA™/AXI4 SoC インターフェイス
- 32 ビット APB コントロール/ステータス インターフェイス
- パケット データ用の 32 ビット AXI4-Stream
- ポートごとの MII、GMII または RGMII、および MDIO イーサネット PHY インターフェイス
- 初期化と操作には最小限のホスト支援が必要
- オプションでインスタンス化されたカウンターを介して幅広い統計を提供します
- 軽量の PTP スタック サンプル アプリケーション ソフトウェアを含む、インテルおよびザイリンクス FPGA ボード用の完全なリファレンス デザイン
● リンク先
