The L8051XC1 core implements an MCS®51-compatible microcontroller that is specially designed to match the timing and peripherals of legacy 8051 MCU based systems.

コアは、各12、6、あるいは、4クロック・サイクル毎に1インストラクションを実行するように構成変更できます。　マルチ・データ・ポインタ、乗算-割算ユニット、電源管理ユニッを含む構成拡張は、ユーザ選択となっています。　さらに、8051 CPUは、Intel、Phillips/NXP、Siemens/Infineon、Maxim/Dallas、Texas instruments とその他のレガシー・アーキテクチャのペリフェラルの動作とタイミングを持つ、広範囲のペリフェラルと一緒に使うことができます。　いくつかの構成バージョンの提供と、カスタムの構成変更が可能です。

L8051XC1は、レガシーのコードを実行できますが、新しいソフトウエアの開発は、CAST社のオプションのオン・チップ・デバッガ回路によって円滑に行うことができ、デバックPODは、IARのEmbedded WorkbenchとKeilのuVision™ IDEsによってサポートされています。

この新しいコアは、1997年からの数百の8051 IP顧客を持つCAST社の経験に基づいて構築されています。ASIC、ストラクチャASIC、FPGAで簡単に再利用できるように設計され、立ち上がりエッジ・クロッキング（オプションのデバック機能とSPIモジュールを除き）の完全同期設計、同期リセット、内部トライステート無しです。　40nmのASICでは、8,000から40,000ゲートの規模になっています。

コアは、Intel社、Lattice社、MicroSemi社、Xilinx社のFPGA、あるいは、どんなASICにもマッピング可能で、最適化されています。 

● アプリケーション

L8051XC1 MCUコアは、既存のシステムがデスクリートの8051チップを使っていて、その置き換えが難しい時のライフタイムを延長、　または、設計者が、複数のボード・システムを１つのFPGAやASICに統合したい時に、特に効果的です