最先端の半導体ソリューションで新たなマーケット・ニーズを切り拓きます。

CAST社 IEEE802_1ASコア(IEEE 802.1AS Hardware Protocol Stack)

Spinnaker_partner_logo_file_name-20180410144226924

概要

IEEE802_1ASコアは、完全なIEEE 802.1ASのハードウエア・スタックで、自動車向けイーサネットAVB/TSNネットワークの時間認識ノードの開発を簡易化し、加速することができます。このコアは、完全自動動作で、IEEE 802.1ASの全二重、ポイント・ツー・ポイントのイーサネット・リンクに準拠したタイミングと同期化を提供します。

コアは、イーサネットMACユニット(eMAC)に隣接するように設計されていて、ホスト・システム側のeMACデータ・インターフェースに接続します。 コアは、IEEE 802.1ASフレームを、イーサネット伝送に挿入、伝送から抽出することで、内部のリアルタイム・クロック(RTC)をグランド・マスタのものと自動的に同期します。コアは、IEEE 802.1AS関係する処理を、ホスト・プロセッサから完全にオフロードし、同時に、時間認識製品の開発を可能にします。コアは、ホスト・プロセッサの割り込み信号、あるいは、専用の低遅延インターフェース信号を使って、タイムスタンプ、周期的なイベント・トリガ、ホスト・システムへのアラームを提供します。

コアは、標準のAMBA® あるいは Avalon® インターフェースを使っています。コアのコンフィグレーションおおびステータス・レジスタは、32ビット幅のAXI4-Lite またはAvalon-MMバス経由でアクセスされ、イーサネット・フレーム・パケット・データは、8ビッド・データ・バスのAXI-Streaming またはAvalon ST インターフェース経由で入出力されます。さらに、コアは、システム・クロックに関する制約がありません。なぜなら、各インターフェースのクロック(例:tx データとrx データ)は、分離され独立したものとみなし、そのRTCと内部のタイマは、分離され独立したものとみなしているからです。また、組み込みの容易性を実現する、Intel社、 Xilinx社のeMAC コアとの接続済のバージョンも用意されています。

IEEE802_1AS コアは、業界最善の手法で設計されています。設計は、CDCクリーン、LINTクリーン、スキャン挿入可能です。 コアは、合成可能なRTL (Verilog 2001) ソースコード、あるいは、ターゲットFPGAのネットリストで提供されます。納品物は、サンプル・スクリプト、テストベンチ、包括的なドキュメントを含む、実装に必要な情報が含まれています。
 

コアは、Intel社、Lattice社、MicroSemi社、Xilinx社のFPGA、あるいは、どんなASICにもマッピング可能で、最適化されています。

アプリケーション

IEEE802_1ASプロトコル・スタックは、自動車や産業機器の音声/ビデオ・ストリーミングや、リアル・タイム制御のような、超低遅延伝送が必要で、高稼働率の時間認識ノードの実装に最適です。

ブロック・ダイアグラム