最先端の半導体ソリューションで新たなマーケット・ニーズを切り拓きます。

CAST社 TSNコントローラ・コア (TSN Ethernet Subsystem)

Spinnaker_partner_logo_file_name-20180410144226924

概要

TSN_CTRLコアは、 TSN(Time Sensitive Networking)標準に準拠したネットワークのエンドポイントの実装を容易にする構成変更可能なサブシステムを提供します。コアは、タイミング同期(IEEE 802.1AS)のハードウエア・スタック、トラフィック・シェーピング(IEEE 802.1Qav と802.1Qbv)、および、低遅延のイーサネットMACを統合しています。

このサブシステムは、高精度のタイミング同期と、柔軟かつ正確なTSN伝送スケジューリングを可能にします。動作には、一切のソフトウエアの介在が不必要で、最小限で確定的の出入り遅延を具現し、時間認識製品の開発を簡易にします。

自動動作中、TSN_CTRLコアは、TSNネットワーク・ブリッジやノードの動作で通常必要となるタイミング情報(タイムスタンプ、アラーム等)をシステムに提供します。さらに、システムの要求に応じたトラフィック・シェーピング・パラメータの決定および調整します。

コアは、標準のAMBA® あるいは Avalon® インターフェースを使っています。コアのコンフィグレーションおおびステータス・レジスタは、32ビット幅のAXI4-Lite またはAvalon-MMバス経由でアクセスされ、イーサネット・フレーム・パケット・データは、8ビッド・データ・バスのAXI-Streaming またはAvalon ST インターフェース経由で入出力されます。

TSN_CTRLコアは、業界最善の手法で設計されています。 コアは、合成可能なRTL (Verilog 2001) ソースコード、あるいは、ターゲットFPGAのネットリストで提供されます。納品物は、サンプル・スクリプト、テストベンチ、包括的なドキュメントを含む、実装に必要な情報が含まれています。

オプション

・ SN_CTRLコアは、以下のような方法で、異なる製品要求に対応するよう、変更可能です。

・ パーティのイーサネットMAC IPコアの使用。 Intel社、Xilinx社のeMAC コアとの接続済のバージョンも用意されています。

・ MACモジュールは、個々のIPコアとして提供可能。

・ UDP/IPスタックと統合したTSN_CTRLコアの提供も可能。

アプリケーション

TSN_CTRLコアは、頑強で、低遅延、確定的な通信が要求されるTSNインターネット・ネットワークの伝送およびブリッジの具現要素として最適です。そのようなネットワークは、自動車、産業制御機器、宇宙分野の製品で使われています。 .

ブロック・ダイアグラム