SPI-MS (Octal　SPI Master/Slave Controller)

● 概要

シングル・レーン、デュアル・レーン、クワッド・レーン、または、オクタ・レーンのシリアル・ペリフェラル・インターフェース（SPI）バスのコントローラを実装し、マスタまたはスレーブとして動作可能です。

幅広いSPIバス仕様に対応するように設計されたこのコアは、複数のSPIプロトコル・パラメータの実行時制御をサポートします。例えば、SPIフレーム幅は1～4バイト、フレーム内の最上位ビット位置、シリアル・クロックの位相と極性はすべてソフトウェアでプログラム可能です。マスタモードでは、最大32個のスレーブを制御できます。マスタモード用のシリアル・クロックは、専用のクロック・ラインの周波数を分周することで、ソフトウェア制御可能なクロックジェネレータによって生成されます。

SPI-MSは、ステータス・レジスタと制御レジスタ、および32ビットAPBスレーブインターフェースを介したSPI転送データへのアクセスを提供します。このコアは、APBクロックとSPIクロックを互いに非同期として扱い、クリーンなクロックドメイン境界を実装します。このコアは、受信パス用と送信パス用にそれぞれ1つずつ、深さ構成可能な2つのFIFOを実装しています。統合を容易にするため、プログラム可能な量の受信データまたはプログラム可能な量の新規データ送信が可能になったことを示す割り込みを生成できます。

SPI-MSコアは厳密な検証とシリコン実証済みであり、RTLソースコードまたはターゲットFPGAネットリストとして提供されます。

● SPI入出力インスタンス

• SPIデファクト・スタンダードに準拠
• シングル、デュアル、クワッド、オクタルのシリアル・データライン
• ソフトウェアでプログラム可能な伝送フォーマット（CPOLおよびCPHA）
• マスター制御下で最大32台のスレーブをサポート

● 設定可能なSPI転送

• SPI転送用の高速サンプリングクロック入力
• データ転送に使用するFIFO（深度設定可能）
• 全二重通信
• LSBまたはMSBモード
• 8ビット、16ビット、24ビット、32ビットの同期シリアル伝送
• APBインターフェース
• APB3プロトコル仕様に準拠
• ソフトウェアでマスターモードまたはスレーブモードを設定可能
• ソフトウェアでSCLKレートを設定可能
• 割り込み制御

● 概スムーズなテクノロジ・マッピング

• 完全同期、スキャン対応、LINTクリーンな設計
• サンプル・スクリプト、RTLテストベンチ、サンプルテストケースが付属