ZipAccel-Dコアは、デフレート、GZIP/GUNZIP、ZLIB圧縮標準に対応した無損失データ復元エンジンのハードウェアIPです。
コアは、低レーテンシ、高いスループットの高速処理を特徴とします。平均で１クロック・サイクルあたり3バイトの復元されたデータを出力します。標準的典な40nmテクノロジでの15Gbpsを超えるパフォーマンスを実現します。
設計者は、コアを複数インスタンスすることでさらにスケール拡大ができ、100Gbpsを超えるパフォーマンスが実現できます。
静的Huffmanテーブルでコード化されたブロックに対するレーテンシは、数十クロック・サイクル、動的Huffmanテーブルのコード化ブロックでは、通常2,000クロック・サイクル以内といったオーダーです。.
ZipAccel-Dは、使いやすさと統合の容易性を考慮して設計されています。スタンドアロン・ベースで実行され、ホストCPUからデータ復元の大きな負荷を削減します。コアは圧縮された入力ファイルを受けとり、非圧縮ファイルを生成します。コアは、ファイル・ヘッダを検索し、入力エラーをチェックし、復元されたデータ・ペイロードを出力するので、圧縮ファイルの全工程処理は必要ありません。たとえ、エラーが圧縮された入力ファイルの中いあった場合でも、コアは、広範囲のエラー追跡とエラー報告機能を備え、スムーズなシステム動作およびエラー回復ができます。
さらに、内部メモリは、エンタープライズ・クラス信頼性対応の為に、エラー訂正コード（ECC）がオプションでサポート可能です。
ストリーミング・データ・インタフェースと、オプションのAMBAバス・インタフェースは、SoC統合を容易にします。
ZipAccel-Dコアは、マイクロ・コードを含まない設計で、ASICとFPGAで再利用する為に開発されています。設計は、スキャン・レディでマイクロ・コードを含まず、再配置が容易な一般的なメモリ・モジュールを使用するため、テクノロジ・マッピングは直接的です コアは、厳格に検証され、市場に投入されている複数の製品で量産実証済です。 このコアは、Intel社、Lattice社、MicroSemi社、Xilinx社のFPGA、あるいは、どんなASICにもマッピング可能で、最適化されています。
●アプリケーション
ZipAccel-Dコアは、光、有線、無線データ伝送リンクのハンド幅の増大対応、および、ネットワークのインターフェース/ラウティング/ストレージ機器、データサーバやSSDドライブ等のさまざまなデータ・ストレージの容量増大に最適です。コアは、広範囲のSoC設計の消費電力、中央の集約メモリ（DDR等）のバンド幅、インターフェース（イーサネット、Wi-FI等）の削減に寄与します。
●面積と性能
ZipAccel-Dのシリコン面積と性能は、構成に依存します。また、ZipAccel-Dの性能は、複数のコアをインスタンスすることでスケーリングすることも可能です。
100Gbpsのスループットも実現可能で、200Kゲート以下のサイズも具現化可能です。
● 特徴
圧縮標準
・ZLIB（RFC-1950）
・インフレート/デフレート（RFC-1951）
・GZIP/GUNZIP（RFC-1952）
インフレート/デフレート機能
・32KBまでのヒストリ・ウインドウ・サイズ
・すべてのデフレート・ブロック・タイプ
・ 静的と動的Huffmanコード化されたブロック
・ ストアード・デフレート・ブロック
コンフィギュレーション・オプション
・入力と出力のバス幅
・FIFOサイズ
・最大ヒストリ・ウィンドウ・サイズ
・静的only、動的と静的Huffmanテーブル・サポート
・2あるいは3復元バイト/サイクル
