MPEG1/2 - I/IIオーディオ・デコーダ(CWda75)は、オーディオ・ストリームのデコード・エンジンとして動作するように設計されたIPコアです。 このIPコアは、ASICやFPGAに実装されます。
IPコアは、Coreworks社のFireWorks™ 32ビットRISCプロセッサと、SideWorks™ リコンフィギャラブル・ハードウェア・アクセラレータで構成されています。
IPコアのコマンド、設定、および状態は、AMBA APBインタフェースによってアクセスされ、コンフィギュレーション、コントロール及びステータス・レジスタによってパラメター情報を読み書きできます。このインターフェイスを駆動する、外部のI2C、SPIコアなどもオプションで提供されています。
IPコアは、外部またはチップ内蔵のプログラム・メモリとデータ・メモリを必要とします。SPDIF、I2S、またはTDMなどオーディオ・データI/Oを駆動する外部インターフェースコアもオプションで提供されています。コーデックの設定は、ソフトウェア・インターフェイス・プロトコル(SIP)を介して実行されます。 SIPは、オーディオフレームをエンコードしたり、デコードするために必要なすべてのパラメータの複合構造体です。圧縮・再生は、連続的にまたは1フレーム毎に実行できます。
● ブロック図
● FPGA実装結果
|
||||||||||||||||||||||||||||||||||
● 特徴
■ | MPEG1/2-Layer IIオーディオ標準を完全サポート | |
■ | チャンネル・モード : モノ、ジョイント・ステレオ、ステレオ | |
■ | サンプル・レート: Fs = 16, 22.05, 32, 44, 44.1 と 48KHz対応 | |
■ | 最大24-ビットオーディオ・サンプル精度 | |
■ | 128kBの外部メモリ | |
■ | Layer Iのベスト・ケース・レーテンシ(32 kbit/s) : 200Fs | |
■ | Layer Iのワースト・ケース・レーテンシ(448 kbit/s) : 304Fs | |
■ | Layer IIのベスト・ケース・レーテンシ(32 kbit/s) : 600Fs | |
■ | Layer IIのワースト・ケース・レーテンシ(384 kbit/s) : 864Fs | |
■ | コマンド、設定と状態情報の為のコンフィギュレーション、コントロール、および状態レジスターインターフェース | |
■ | メモリ・コントロールにAMBA-AHBマスタ・インターフェース、コンフィギュレーション、コントロール、ステータスとプログラミング・インターフェースにAPBスレーブ・インターフェース | |
■ | 使い易いマルチ・チャンネル・パラレルTDMインターフェース | |
■ | 業界標準のSMPTE337M、SPDIF、I2S/TDMやカスタム・インターフェースに簡単に接続できるパラレル・オーディオ・インターフェース | |
■ | バーストと連続データ・フローをサポート | |
■ | 業界標準のSPI、I2C等のインターフェースに簡単に接続できるパラレル・ブート・インターフェース | |
■ | リアルタイム処理@80MHz |
● 利点
■ | 低価格のFPGAにフィットするコンパクトなハード設計 | |
■ | 低い動作周波数 | |
■ | 非常に低い消費電力 | |
■ | 小さい外部メモリのフット・プリント納品物 | |
■ | データシート | |
■ | FPGA ネットリスト | |
■ | プログラム・バイナリ | |
■ | 設計制約スクリプト | |
■ | 評価ボード (オプション) |