- single polyのディープ・サブミクロンCMOSプロセスで、SDH/Sonetのジッタ仕様を満たす為の革新的なアーキテクチャ
- クロック合成、クロック・リカバリ、波形シェーピング、低ジッタLVPECLインターフェース、S/P/S機能を含む完全に統合されたトランシーバ・アーキテクチャ
- ANSI、Bellcore、ITUのジッタ仕様に完全順境
- ユーザのSOCデザインの中で実証済み
- BellcoreとITUのジッタ許容範囲、ジッタ転送、ジッタ生成の仕様に完全順境する特許申請中の革新的なCMOSアーキテクチャ
- チップ・ツール・フィルタに統合された高周波数PLL
- 外部・PCBノイズの問題を解決するオンチップ・フィルタリングを実現するクロック・リカバリを使った独自の最新の信号処理技術
- 77.76あるいは155.52MHzの選択可能なリファレンス周波数で、622.08Mbit/s(OC-12)と2.4Gbit/s(OC-48)のサポート
- 光学ユニットとの外部インターフェースのLVPECLあるいはLVDS回路
- SERDESの幅の変更(カスタマイズ)可能