Dynalith社のiPROVE (Intelligent PROtotype Verification Engine)は、HDLデザインをFPGAカード上にマッピングし、高速に検証を行う、デザイン検証ツールです。

シリコンへの実装の前に、HDLのソフトウェア・シミュレーション環境の構築が完了したことろで、デザイン情報を、iPROVEのFPGAカードにダウンロードし、検証を行います。

ソフトウエア・シミュレーションでは、RTLの検証の後、デザインは、論理合成によってネットリストに変換されます。シミュレーションによる、ネットリストの機能検証は、RTLレベルに比べて数百倍の時間がかかります。

iPROVEを使うことによって、デザイン検証の時間を大幅に短縮できます。iPROVEによる検証のスピードは、既存のツールと比較して、数千倍の改善となります。さらに、トランザクション・レベルの検証手法を導入すると、更なるパフォーマンス向上が実現します。

iPROVEは、ソフトウエア・シミュレーションの柔軟で便利な機能と、FPGAプロトタイピングのメリットを合体しています。iPROVEは、非常に高いパフォーマンス、高精度な結果の出力、信号の優れたデバック機能等を備えています。また、HDLを含むさまざまな高位言語をサポートする柔軟性もあります

• インタフェース
  • C/C++ API は、高位言語を使ったテストベンチの構築を可能にする
  • HDL PLI/FLI は、簡単な作業でHDLシミュレータのリンクを可能にする
  • SWシミュレーションとHWエミュレーションの間のインターフェース・メカニズムを構築すると、

SWをホスト・コンピュータ上で実行し、HWはiPROVEハードウエアで実行することができる

• デバッグ機能
  • ​iPROVEには、ビルト・イン・ロジック・アナライザ(BILA)が含まれています。

この機能によってFPGAにマッピングされたDUT上の信号を観測することができます。

• 外部インタフェース
  • ​A Data Pumping Port (DPP) enables the DUT to send and/or receive data.

iPROVEは、アプリケーションとして以下の様な使い方がありす。

• チップ・デザイン：テストするブロック/モジュールを、さまざまなフォーマット（例、C/C++/HDL/EDIF）の他ブロックや、IPと一緒に簡単に検証することができる
• IP開発：自由度の高いテストベンチ開発が可能となり、高品質のＩＰを完成する為に、ハードウエア・プロトタイピング
• デバイス・ドライバ開発：実チップ製作の前にハードウエア・プロトタイピングが実現
• HW/SW協調検証： ホスト・コンピュータ上のソフトウエア・モデルと、iPROVEの中のハードウエアとのコ・シミュレーション
• ハードウエア・アクセレーション： iPROVＥの中のDUTは、ソフトウエア・シミュレーションより高速に実行(数倍から数千倍)

IPROVEのソフトウエア・パッケージには、以下のオペレーション・システム用のデバイス・ドライバが含まれています。

• Microsoft's Windows 2000/XP
• Linux RedHat7.2/7.3/8.0/9.0
• Solaris 7/8/9

IPROVEは、FPGAを使います。 HDLの論理合成とFPGAのP&Rソフトウエアのツールが必要になります。

以下のHDL論理合成ツールがiPROVEに使えます。

• Synopsys社 Design Compiler （FPGA Compiler機能必要）
• Synopsys社FPGA Compiler II
• Mentor Graphics社 Leonardo Spectrum
• Synplicity社 Synplify Pro
• Xilinx社XST
• Altera社Quartus II (will be supported shortly)

IPROVEは、DUTをEDIFのフォーマットとしてのみインポートしますので、その他の合成ツールでも問題はありません。P&Rソフトウエアとしては、以下のツールが必要です。

• Xilinx社 ISE (Xilinx版のiPROVE用)
• Altera社 Quartus II （Altera版のiPROVE用） (will be supported shortly)

iPROVEは、DUTの部分がハードウエアで、テストベンチや、DUT以外の回路がホスト・コンピュータ上で実行されるような場合、テストベンチの形式に応じて、HDLシミュレータや、C/C++コンパイラが必要になります。テスト・ベンチがHDLで記述されている場合、以下のシミュレータが利用できます。

• Mentor Graphics社 ModelSim PE/SE/XE/AE(Verilog) , SE(VHDL)
• Cadence社 NC-Verilog/NC-VHDL
• Synopsys社 VCS
• ALDEC社 ActiveHDL
• Simucad社 Silos

IPROVEのソフトウエア・パッケージには、Verilog用にPLIライブラリ、VHDL用にFLIライブラリが含まれていますので、標準インターフェースを備えるHDLシミュレータであれば、iPROVEで使用できることになります。

テストベンチを、C/C++で記述する場合、基本的に制限はないと予想されますが、以下のC/C++コンパイラを使うことができます。

• Microsoft社 Visual Studio 6.0 Visual C++
• Borland社 C++ Builder 6.0 (will be supported shortly)
• Borland社 C++ 5.5
• GNU gcc with Cygwin

IPROVEは、オープン・インターフェース・パラダイム（模範）に準拠しており、その為、いかなるコンピュータやソフトウエア・ツールとインターフェースを持つことの制限は存在しません。

このパラダイムをサポートすることにより、Dynalith社のシステムは、より多くの互換ツールを追加できます。ユーザからの視点では、iPROVEは、PLIとFLIを含んだAPIをベースにしています。

その結果、ユーザは、APIを介して独自のインターフェースを簡単に構築できます。Dynlith社は、以下のデファクト標準をサポートあるいはサポートする予定です。

• SCE-API/MI (Accellera Interfaces Technical Committee)
• SystemC (Open SystemC Initiative)
• TestBuilder (Cadence Design Systems)
• OpenVera (Synopsys)