SPINNAKER SYSTEMS
TOP Page IPソリューション EDAツール ボード・デザイン 会社概要 社員募集 パートナー募集 イベント・セミナー ニュース
 
シリコン IP
 
  IP一覧へ
 
 
  IPメール配信サービス  
IP製品に関するお問合せ
 
IP / デバイス・モニタリング IP
デバイス・モニタリング IP
 
SJ-BIST : はんだ接合部分劣化モニタ  
 
ASIC/FPGAパッケージと基板のはんだ接合部分の劣化具合をモニタリングする
IPです。昨今、RoHS対応、Pb(鉛)フリーが求めらるようになる中、
ASIC, FPGAのパッケージと基板のはんだ接合部分の耐久性が、特に高信頼性が求
められる自動車、航空宇宙システム開発において問題視されるようになって参りました。
SJ-BISTは、例えば起動時に自動で走るセルフBISTとして組み込むことが可能で、
チップと基板のはんだ接合部分の経年劣化を定期的にモニタリングし、動作不良を起こ
す前に部品交換をする等のメンテナンスが確実に行えるようになります。
SJ-BIST IPはVerilogソースコード提供なので、FPGAにも手軽にインプリメント可能です。
現行のバージョンは、BGAパッケージを前提としております。
 
   
* Verilogソースコード提供
* Single Designライセンス(ロイヤルティなし)
* サイズ小: 60 - 70 Slices on Xilinx Spartan3
* 特許取得済み
 

*データシート

 
 
プロセスばらつきモニタ : PDKChek  
 
・Die, または Scribeラインに組み込んで、実チップのプロセスばらつきを手軽に計測可能
・Waferレベルのテスト機器がなくてもOK。設計サイドで、手軽に実チップのプロセスばらつきを計測
・パッケージング後でも計測可能
・計測できる値: 儼th, 儚 , 凾bミスマッチ
・ミスマッチを0.1%の精度で計測可能
・出力はアナログ電圧。簡単な電圧計測メータで計測可
 
   
 
 
チップ経年劣化モニタ  
 

NBTC、 電流リーク、 Hot Carrier 等によるチップ経年劣化をモニタリングし主システムの

デバイス(トランジスタ)が経年劣化のよる故障を起こす前に、事前警告を出すことが可能。
・ASIC Prognostic Cell : LSIの健康診断、寿命予測
・NBTI (Negative-Bias Temperature Instability)
・Hot Carrier
・TDDB (Time Dependent Dielectric Breakdown)

NBTI EPU:シリコンの中に埋め込み、NBTIによる劣化をモニタします。
NBTI (Negative bias temperature instability) とは、 トランジスター閾い値電圧が緩やかに変化する現象です。
ドレインのIDsatの低下、トランスコンダクタンス(gm)の低下、絶対電圧の上昇が発生します。NBTIは 、ゲート/ソース電圧がNegativeになったときのp型MOSFETの中に見られ、酸化膜部分が帯電により劣化することにより、 発生します。  VTの変化は、終端ゲートのストレス、 温度、ストレス電圧のduty cycleなどに依ります。NBTIが要求する典型的なストレスレベルは、温度にして100-250oCの幅にあり、酸化膜の電界は、6MV/cm以上となります。


                                           (NBTI Layout)

TDDB EPU:TDDBによる劣化をモニタします。
Time-Dependent Dielectric Breakdown Electronic Prognostics Unit

TDDB EPUは、CMOSリーケージを発見するためのセルです。
将来に発生する酸化ゲートの劣化を門番のように監視します。 事前に発せられる警告は、面積、電圧などの条件によりますホスト回路と同じ場所に置くことができるため、ストレス条件に差がありません。 電圧の過不足、 過渡的なスパイク、 放電、 湿度、 高すぎる温度と

いった物理的環境がもたらすストレスは回路の経年劣化に原因となります。

特長
・ TDDB((Time-Dependent Dielectric Breakdown) によって発生する酸化膜劣化の発生が

  事前にわかる
・ 約600マイクロワットの電圧を消費する
・ 130nmで500 マイクロ平方メートルとコンパクト
・ 使用するデザインによりスケーラブル
・ ハード破壊、ソフト破壊の両方を検知できる


                                                  (TDDB Layout)

 
 
BIST for ADC  
 

・Built-in Self test IP for ADC

 
   
 
 
                                            *IP一覧へ
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
                                   
 
 
 
 
 
 
 
 
 
 
 
サイトマップ   アクセス   プライバシーポリシー   お問い合わせ