SPINNAKER SYSTEMS
TOP Page IPソリューション EDAツール ボード・デザイン 会社概要 社員募集 パートナー募集 イベント・セミナー ニュース
 
シリコン IP
 
  IP一覧へ
 
 
  IPメール配信サービス  
IP製品に関するお問合せ
 
IP / アナログ IP
 
1000Base-T Gigabit-Ethernet PHY (開発中)  
 

SMS社の1000Base-T ギガビットEthernet PHYは、GMII/RGMIIインターフェースを持った、

デジタル信号処理ベースのCMOSのPHY IPです。

 
   

・モノシリックCMOS SOCに適した、10BASE-T/100BASE-TX/1000BASE-Tギガビット

  Ethernetトランシーバ内蔵
・IEEE 802.3、802.3u、802.3ab準拠
・最適な消費電力に調整するアドバンスド・パワー・マネージメント・モード
・低EMI放出
・すべてのスピードで、自動MDI/MDIXクロスオーバ
・10KBまでのジャンボ・パケットのサポート
・MII、GMIIインターフェース (RGMII、TBI、RTBIオプション)
・完全な100Bast-Tx/Cat-5機能を含む:IEEE802.3u 100Base-TX PHY仕様準拠、Adaptive

  エコライザ、データリカバリ、スクランブラ、4b/5bエンコーダ、トランスミットPLL、mlt-3トラン

  スミット・ドライバ、100Base-T MIIサポート
・IEEE802.3 10Base-TX仕様のPMD/Tranceiver機能
・IEEE802.3 MIIマネージメント・インターフェース(MDC-MDIO)

 
   
   
USB 2.0 PHY  
 
USB 2.0 HOST/DEVICE/ OTG トランシーバは、完全に統合化されたPHYコアで、USB2.0規格、最新のOn the GoとUTMI+規格に準拠し、On theGoの機能を含み、High Speed (HS), Full-Speed (FS) とLow-Speed トランシーバを含んだHostとDeviceのスーパーセットです。コアには、データ・パルシング、VBUSパルシング、HNPとSRPをサポートするセッション検出用のVBUS比較器、クロック/データ・リカバリ、オンチップPLL、内蔵/キャリブレーションされた終端とプルアップ/プルダウン抵抗、完全なアナログ・トランシーバが含まれます。
USB 2 HOST / DEVICE / OTGトランシーバは、トランシーバの高速とアナログ回路を 隔離する標準のUTMIとUTMI+(バージョン1.0 Level3)を持っいますので、設計リスクの低減と設計サイクルの短縮に寄与しています。

 

・ 最新のUSB2.0の仕様に完全準拠

・ 全ての機能を含むと HOST / DEVICE / OTG ( On-The-Go )の完全なトランシーバ

・ 480Mbpsデータのロック・リカバリに関する革新的技術

・ 高周波 PLL

・ 最先端の高速トランスミッタとレシーバ

・ High-Speed HSとFull-Speed FSモードをサポート (HostモードのOHCIインターフェースで

  は、Low Speed LSもサポート)

・ 8ビットト16ビットの双方向あるいは片方向のデータバスの、 UTMI と UTMI+ 規格サポート

・ HOST用の内蔵/キャリブレーションされた/スイッチ可能なDP、DMの15Kオームのプルダ

  ウン抵抗

・ 内蔵/キャリブレーションされた/スイッチ可能なDP、DMの15Kオームのプルアップ抵抗

・ 内蔵/キャリブレーションされた終端抵抗

・ USB1.1 OHCIインターフェースに加え、Host UTMIの pin disconn (o)とSOF EOP

・ 個別のHostとDeviceのトランシーバも可能

・ On-The-Go ( OTG )のチャージ・ポンプ・オプション

・ OTG SRP(Session Request Protocol)サポート用のデータ・パルシングとVBusパルシング

・ On-The-Go ( OTG ) サポートのVBus比較器

 
   
ファイバ・チャンネル  
 
ファイバ・チャンネルPHYには、最先端の高速シリアル・フロンドエンドが必要です。SMS社のマルチギガビットのシリアル・リンク・ソリューションは、全ての必要なブロックを含んでいます。これらのブロックは、高速ドライバ、クロック・リカバリDLL、PLLアークテクチャ、SERDES、低ジッタPECLとデータ・アライメントの為のコンマ検知機能で構成されます。
 
SM3000トランシーバPHYの特徴  
   
• 1.065 Gigabit/s ANSI X3T11 ファイバ・チャンネル準拠

• 10Bitの送信と受信データバスのコントローラ・インターフェース

• 完全二重通信

• PECLリファレンス・クロック・オプション

• 周波数比較とリファレンスのオートロック

• プログラマブルな受信ケーブル・イコライゼーション

• 外部のループ・フィルタ・キャパシタは不要

• プログラマブルな送信イコライザによる送信ジッタとひずみの削減

• PBRS生成と検出器による内蔵のビット・エラーレート・テスト(BER)

• 独自のフェーズ検出器による受信ジッタ性能の改善する

• 75と50オームの終端の両方にドライバ互換

• ローコスト、低消費電力のCMOSソリューション

 
   
SONET/SDH Transceiver PHY/PDM (OC-3, OC-12, OC-48)  
 

• single polyのディープ・サブミクロンCMOSプロセスで、SDH/Sonetのジッタ仕様を満たす

  為の革新的なアーキテクチャ

• クロック合成、クロック・リカバリ、波形シェーピング、低ジッタLVPECLインターフェース、   S/P/S機能を含む完全に統合されたトランシーバ・アーキテクチャ

• ANSI、Bellcore、ITUのジッタ仕様に完全順境

• ユーザのSOCデザインの中で実証済み

• BellcoreとITUのジッタ許容範囲、ジッタ転送、ジッタ生成の仕様に完全順境する特許申請

  中の革新的なCMOSアーキテクチャ

• チップ・ツール・フィルタに統合された高周波数PLL

• 外部・PCBノイズの問題を解決するオンチップ・フィルタリングを実現するクロック・リカバリ

  を使った独自の最新の信号処理技術

• 77.76あるいは155.52MHzの選択可能なリファレンス周波数で、622.08Mbit/s(OC-12)と

  2.4Gbit/s(OC-48)のサポート

• 光学ユニットとの外部インターフェースのLVPECLあるいはLVDS回路

• SERDESの幅の変更(カスタマイズ)可能

 
   
DSP Based Cat-5 10 / 100 Fast Ethernet Tansiver IP  
 
完全なアナログ・フロントエンドとデジタルCMOS部分の高度に統合化されたコアです。CDDIに完全に互換で準拠しています。トランシーバには、アダプティブ・イコライゼーション、スライサー、クロック・リカバリと合成、コード変換、デコーダ/エンコーダ、スクランブル/アンスクランブル、オンチップ自動ネゴシエーションが含まれています。
 
   
Gigabit-Ethernet IEEE 802.3z / 802.3ah(GEPON)  
 
SMS社のマルチギガビットのシリアル・リンク・ソリューションは、全ての必要なブロックを含んでいます。これらのブロックは、高速ドライバ、クロック・リカバリDLL、PLLアークテクチャ、SERDES、低ジッタPECLとデータ・アライメントの為のコンマ検知機能で構成されます。
 
   
• 1.25 Gigabit/s IEEE 802.3z Gigabit Ethernet準拠

• 10Bitの送信と受信データバスのコントローラ・インターフェース

•  完全二重通信

•  PECLリファレンス・クロック・オプション

•  周波数比較とリファレンスのオートロック

•  プログラマブルな受信ケーブル・イコライゼーション

•  外部のループ・フィルタ・キャパシタは不要

•  プログラマブルな送信イコライザによる送信ジッタとひずみの削減

•  PBRS生成と検出器による内蔵のビット・エラーレート・テスト(BER)

•  独自のフェーズ検出器による受信ジッタ性能の改善

•  75と50オームの終端の両方にドライバ互換

•  ローコスト、低消費電力のCMOSソリューション

 
   
Serial ATA (SATA) Transceiver PHY IP  
 
•  1.5 Gb/s (Gen 1) と3.0 Gb/s (Gen 2)のシリアル・データ・レートをサポート

•  Serial ATA II互換

•  10-bitあるいは20-bitのパラレル・インターフェース

•   SATAバス上のシリアル・ストリームからデータとクロック・リカバリ

•   オプションの8b/10b エンコード/デコードと、エラー表示

•   Near-EndとFar-End ループバックのサポート

•   PBRS生成と検出器による内蔵のビット・エラーレート・テスト(BER)

•   HOSTとDEVICEコントローラをサポート

•   COMWAKE, COMRESET/COMINITとCOMSASのOOB信号検出

•   COMMA & Squelch 検出のサポート

•   スランバーと部分PMモードのパワー管理サポート

•   キャリブレーションされた内部RX、TX終端抵抗

•   Serial Attached SCSI SAS モードのサポート

•   SATA PHYインターフェース仕様(SAPIS)に準拠

•   ローコスト、低消費電力のCMOSソリューション

 
   
PCI Express PHY Transceiver IP (PIPE compliant)  
 
•  2.5Gb/s シリアル・データ・レートをサポート

•  8-bitあるいは16-bitのパラレル・インターフェース

•  補助パワー(Vaux)の完全サポート

• PCI Expressバス上のシリアル・ストリームからデータとクロック・リカバリ

•   8b/10b エンコード/デコードと、エラー表示

•   レシーバ検出

•   送信のDe-emphasis

•   電気的なIdle生成 & 検出

•   レーン極性反転のサポート

•   ループバックのサポート

•   拡散スペクトラム・クロックのサポート

•   PBRS生成と検出器による内蔵のビット・エラーレート・テスト(BER)

•   ESD & ショート回路の保護

•   スクランブルのオフ機能

•   ビーコンの送信と検出

•   ローコスト、低消費電力のCMOSソリューション

•   モジュール化したアーキテクチャで、1,2,4,8,16 レーンのアプリケーションに対応

•  最適化と、独自のアーキテクチャで、非常に小さいシリコン面積が実現

•   ホット・スワップ、ホット・プラグのサポート

 
   
ADC / DAC  
 
•  16-bit, 100Ksps Delta-Sigma DAC (TSMC 0.25um)

•   8-bit, 40Msps ADC (TSMC 0.25um)

•  16bit (8-channel), 48Ksps (TSMC 0.25um)
 
   
                                            *IP一覧へ
 
 
 
 
サイトマップ   アクセス   プライバシーポリシー   お問い合わせ