SPINNAKER SYSTEMS
TOP Page IPソリューション EDAツール ボード・デザイン 会社概要 社員募集 パートナー募集 イベント・セミナー ニュース
 
シリコン IP
 
 
 
  IP一覧へ
 
 
 
 
  IPメール配信サービス  
IP製品に関するお問合せ
 
IP / 音声処理 IP
CWda74 MPEG1 Layer-II Encoder
 

MPEG1/2 - I/IIオーディオ・エンコーダ(CWda74)は、オーディオ・ストリームのエンコード・エンジンとして動作するように設計されたIPコアです。このIPコアは、ASICやFPGAに実装されます。

IPコアは、Coreworks社のFireWorks™ 32ビットRISCプロセッサと、SideWorkcmリコンフィギャラブル・ハードウェア・アクセラレータで構成されています。

IPコアのコマンド、設定、および状態は、AMBA APBインタフェースによってアクセスされ、コンフィギュレーション、コントロール及びステータス・レジスタによってパラメター情報を読み書きできます。このインターフェイスを駆動する、外部のI2C、SPIコアなどもオプションで提供されています。

IPコアは、外部またはチップ内蔵のプログラム・メモリとデータ・メモリを必要とします。SPDIF、I2S、またはTDMなどオーディオ・データI/Oを駆動する外部インターフェースコアもオプションで提供されています。コーデックの設定は、ソフトウェア・インターフェイス・プロトコル(SIP)を介して実行されます。 SIPは、オーディオフレームをエンコードしたり、デコードするために必 要なすべてのパラメータの複合構造体です。圧縮・再生は、連続的にまたは1フレーム毎に実行できます。


 
コアのインターフェース
 

 ● FPGAリソース使用情報

ファミリ スライス数 BRAM DSP48E

F

(MHz)

LUTs FFs
Spartan-6™ 2,113 20x18Kb
+ 2x9Kb
4 80
5,695
3,219
Virtex-5™ 2,150 6x36Kb
+ 12x18Kb
4 100
4,663 3,244
Virtex-6™ 1,910 8x36Kb
+ 10x18Kb
4 120
5,218 3,219

 

 
特徴
  2つのステレオ・オーディオ・ストイームのリアルタイムのデコーディング @ 100 MHz
  シングルとダブル・ステレオ・ストリームをサポート
  チャンネル・モード:モノ、ジョイント・ステレオ、ステレオ
  サンプル・レート: Fs = 16, 22.05, 32, 44, 44.1 と 48KHz対応
  最大24-ビットオーディオ・サンプル精度
 

デコードの設定及び状態確認の為のステータスとコントロール・レジスタ・インターフェース

  64kBの外部メモリ
  リコンフィギャラブル・アクセレータと外部メモリ又はI/Oの間の高速双方向性データ通信を行うDMAコントローラ内蔵
 

Layer Iは193サンプルレーテンシ

Layer IIは576サンプルレーテンシ

  オーディオ・データのFIFOインターフェース:PCM,Raw,AES3,SMPTE337M,SPDIF,I2S/TDM,カスタム
  コントロール・インターフェース:メモリにAMBA-AHB、ステータスとコントロールにAPBスレーブ・インターフェース
     
利点
  低価格のFPGAにフィットするコンパクトなハード設計
  低い動作周波数
  非常に低い消費電力
     
納品物
  データシート
  FPGA ネットリスト
  プログラム・バイナリ
  設計制約スクリプト
  評価ボード (オプション)

 

 
 
 
サイトマップ   アクセス   プライバシーポリシー   お問い合わせ