SPINNAKER SYSTEMS
TOP Page IPソリューション EDAツール ボード・デザイン 会社概要 社員募集 パートナー募集 イベント・セミナー ニュース
 
シリコン IP
 
 
 
  IP一覧へ
 
 
 
 
  IPメール配信サービス  
IP製品に関するお問合せ
 
IP / 画像・映像処理IP
 英国のAmphion社は画像・映像・オーディオ分野において、数多くのパテントを取得し、シリコン検証済みのIPコアを皆様にご提供しています。長期のアルゴリズム研究やアーキテクチャーの工夫の成果として、高品質・小面積・ローパワーの設計が生まれました。

 

 
CS6822 MPEG2 TS Decoder
 特徴
  HDTV/SDTV MPEG2-TS入力、MP@HLまでサポート
  一つのFPGAで、480i/480p/720p/1080iのストリームをリアルタイムでディコード可能
  アスペクト比16:9及び4:3対応
  優れているエラー耐性とエラー回復能力
  非常にサイズが小さく、製品のロー・コスト化につながる
 

TSDEMUX

   MPEG2 TSの規格ISO/IEC 13818-1に準拠する入力TSストリームから、一つのビデオPESとオーディオPESに分離します。プログラム番号を指定すれば、テレビ番組に含まれているビデオとオーディオストリームを自動的に抽出します。非常に小さな自社製RISC CPUが内蔵している為、テーブルの解析・検索等柔軟に行うことができます。また、ビデオとオーディオ同期再生する為、ビデオとオーディオのタイム・スタンプと共に90KHzで再構築したプログラム・クロック・リファレンス(PCR)を出力します。

 

VBV BUFFER& PES PARSER

  TSストリームから抽出されたビデオPESストリームとオーディオストリームはそれぞれのVBVバッファーに搬送されます。ビデオVBVは、外部のSDRAMメモリで具現化され、AHBマルチプレクサを通して、VBVモジュールのAHBポート経由で行われます。

 パケテッド・エレメンタリ・ストリームパーサは入力したISO/IEC 13818-1 PESからエレメンタリ・ストリーム(ES)を抽出し、1クロックバイトMPEG2 ESディコーダへ出力します。

 

CS6651 ES DECODER

   CS6651はISO/IEC 13818-2とISO/IEC 11172-2に完全準拠し、4:2:2@HLまでのビデオストリームをデコードできます。わずか7400スライスの小さなサイズ及び優れたエラー診断・回復機能でご好評を頂いています。HOST CPUでコントロールすると高速、早送り・巻き戻し及びポーズ、Pan-Scan機能を簡単に実現できますが、CPUなしでレジスターの設定だけで自律的にデコード可能。プログレッシブとインターレスストリーム入力対応し、ディスプレイ時インターレス出力もしくはプログレッシブ出力を選択することもできます。

 

INPUT、OUTPUT&SDRAM INTERFACE

  テレビチューナから8ビット幅のTSデータをTSクロックで入力します。同期バイトはDEMUXより自動検出されます。プログラム番号を入力することによって、選択された番組を出力されます。

 VBVバッファーとESデコーダ用のフレームバッファーは二つ32BitのSDRAMで実現しています。専用SDRAMコントローラは内蔵しています。

 HD 出力フォーマットはSMPTE293M(525p)、SMPTE274M(1080i)及びSMPTE296M(720p)に、SD出力フォーマットはCCIR-601の16ビットのタイミング規定に準拠しています。RGB出力はオプションで対応可能。

 
製品名 デバイス 使用LC 使用メモリ/DSP パフォーマンス(Fmax)
CS6651MPEG2 ES Decoder XC4VLX25-12 14673LC

1 BRAM16s/

10 DSP48s

MP@HL@108MHz

(117MHz)

CS6651MPEG2 ES Decoder XC5VLX30-3 11899LC

1 RAMB18x2s/

10 SP48E

4:2:2P@HL@133MHz

(135MHz)

CS6822MPEG2 TS Decoder XC4VFX60-12 19726LC

6 BRAM16s/

1 DSP48s

MP@HL@108MHz

(110MHz)

 
 
 
 
 
 
 
 
 
サイトマップ   アクセス   プライバシーポリシー   お問い合わせ