SPINNAKER SYSTEMS
TOP Page IPソリューション EDAツール ボード・デザイン 会社概要 社員募集 パートナー募集 イベント・セミナー ニュース
 
EDA ツール
Verific
 HDL Front End
SynApps
  Customizable EDA Tool
 

Dynalith

  Verification Engine

 

Techno Repo

  C to HDL Compiler

 

vSync Circuits

  クロック・ドメイン交差(CDC) の完全なソリューション

EDAツールに関する
お問合せ
 
EDAツール /有限会社テクノレポ
製品紹介

    DesignPrototyperはC言語入力の動作合成ツールで,ANSI-Cの記述から論理合成可能なVerilog-HDLを生成します.DesignPrototyperの特長を以下に示します。

ANSI-Cの仕様をサポート
3つの抽象レベルの記述をサポート
並列化、ハードウェア化のための拡張機能はディレクティブおよび関数でサポート
ディレクティブparによるプロセス分割、並列化機能をサポート
 
  これらの機能により、ソフトウエアのコードからハードウエアへの迅速な機能試作が可能となり、 アルゴリズムからハードウェアへの実装の短期間化と効率化が実現されます。
 DesignPrototyperは浮動小数点演算、動的ポインタ、再帰呼び出しを除くANSI-Cの記述に対応 しています。またC言語の演算子に対応した演算器のライブラリを標準で提供しているため、C言語 で記述されたアルゴリズムを短時間でハードウェア化することが可能です。さらに時間に関する三つの レベルの記述を使用可能でかつ1つのデザインの中で混在可能です。
 
アルゴリズム(アンタイムド)
I/O精度
サイクル精度
 

DesignPrototyperの入力言語であるFDA-CはANSI-C言語を拡張していますが,コメント文および組み込み関数により拡張しているため,アルゴリズムレベルのコードをVisualC++,GCC等の汎用のコンパイラにより検証することができます。
また,DesignPrototyperは SystemC → FDA-C トランスレータを添付しており,SystemCを用いた設計、検証のフローの中でもご活用いただけます。

 
DesignPrototyperの適用範囲
  データパス系、制御系のいすれの回路にも適用することが可能です。インターフェースのプロトコルをサイクル精度またはIO精度で記述し、内部の処理はアルゴリズムレベルのCのコードを使用することにより、HDLで設計された既存の IPやモジュールと接続することも可能です。

そのため画像処理,画像認識,通信制御,メカトロニクス,暗号処理等の幅広い技術分野のハードウェアの開発にご活用いただけます。

 
商品構成
   FPGAによる機能試作,製品開発を目的とした商品として,DesinPrototyperを提供しています.

本製品には,Altera社およびXilinx社のFPGA向けの動作合成のためライブラリを標準で添付しています.

 
動作環境
GNU/Linux (Red Hat Enterprise WS 3.0/4.0 , CentOS 3/4 , Vine Linux 3.2/4.1)
Windows 2000/XP (MinGW/MsysまたはCygwin環境)
*DesignPrototyperは合資会社DPTホールディングの登録商標です。 
 
                        
 
 
 
 
 
サイトマップ   アクセス   プライバシーポリシー   お問い合わせ